

Requested Patent: JP2144986A
Title: HIGH DENSITY PACKAGE ;
Abstracted Patent: JP2144986 ;
Publication Date: 1990-06-04 ;
Inventor(s): TAKETOMI TAKESHI ;
Applicant(s): NEC CORP ;
Application Number: JP19880298369 19881128 ;
Priority Number(s): ;
IPC Classification: H05K1/14 ; H01R9/09 ; H01R23/68 ;

Equivalents:

ABSTRACT:

PURPOSE: To enable high density packaging with three dimensional arrangement of electronic circuit parts by providing a plurality of vertical wiring boards having a slit at each side edge thereof and installed vertically with horizontal spacing therebetween on a base wiring board, and horizontal wiring boards each of which is held so that a part thereof facing the slit.

CONSTITUTION: A multiplicity of electronic circuit parts 12 and input/output pins 13 are provided on the top and bottom surfaces of a base wiring board 11. A plurality of vertical wiring boards 14 are mounted to the base wiring board 11 via fixed joint 15, and installed vertically with horizontal spacing, and each side edge thereof is provided with a slit 16 whose opening facing in the same direction. Horizontal wiring boards 17, each of which has a part facing the slit 16, are held relative to and connected by connectors 18 to the vertical wiring boards 14, and many electronic circuit parts 19 are provided on their one surface sides. The connectors 18 for connecting the horizontal wiring boards 17 and the vertical wiring boards 14 to each other achieve the connection by pressing electrically conductor 20 consisting of film patterns against both wiring boards 14, 17. In this construction of a package, three dimensional arrangement of the electronic circuit parts 12, 19 can be effected relative to the base wiring board 11.

⑨ 日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公開特許公報(A) 平2-144986

⑤ Int. Cl.⁵

H 05 K 1/14
H 01 R 9/09
23/68

識別記号

E
C
Z
3 0 3

庁内整理番号

8727-5E
6901-5E
6901-5E

⑬ 公開 平成2年(1990)6月4日

審査請求 未請求 請求項の数 1 (全3頁)

⑭ 発明の名称 高密度パッケージ

⑮ 特 願 昭63-298369

⑯ 出 願 昭63(1988)11月28日

⑰ 発 明 者 武 富 剛 東京都港区芝5丁目33番1号 日本電気株式会社内
⑱ 出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号
⑲ 代 理 人 弁理士 山川 政樹 外2名

明 細 書

1. 発明の名称

高密度パッケージ

2. 特許請求の範囲

その表裏面側にピンと電子回路部品を多数個有するベース配線板と、このベース配線板に実装されかつ水平方向に間隔をもって立設されその各側縁に同一方向に開口するスリットを有する複数の垂直配線板と、これら垂直配線板にその一部が前記スリットに臨むように保持されかつコネクタによって接続された水平配線板とを備えたことを特徴とする高密度パッケージ。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、例えば大規模集積回路(LSI)等の電子回路をパッケージングして使用する高密度パッケージに関する。

(従来の技術)

近年、LSIチップの高集積化、高速化に伴い、電子回路装置を小型で高性能にする要求から高密

度パッケージによって実装の高密度化が進んできている。

従来、この種の高密度パッケージは第3図に示すように構成されている。これを同図に基づいて説明すると、同図において、符号1で示すものはその表裏面に入出力用のピン2とLSI等の電子回路部品3を有する配線基板である。

(発明が解決しようとする課題)

ところで、従来の高密度パッケージにおいては、配線基板1の片面にのみ電子回路部品3を実装するもの、すなわち電子回路部品3の実装を2次元配置するものであるため、同一平面内に実装可能な電子回路部品数が制約を受け、近年における電子回路の高集積化に伴う電子回路部品3の高密度実装化に応じることができないという問題があった。

本発明はこのような事情に鑑みてなされたもので、ベース配線基板に対して電子回路部品を3次元配置することができ、もって近年における電子回路の高集積化に伴う電子回路部品の高密度実装

化に応じることができる高密度パッケージを提供するものである。

(課題を解決するための手段)

本発明に係る高密度パッケージは、表裏面側にピンと電子回路部品を有するベース配線板と、このベース配線板に実装されかつ水平方向に間隔をもって立設されその各側縁に同一方向に開口するスリットを有する複数の垂直配線板と、これら垂直配線板にスリットに一部が臨むように保持されかつコネクタによって接続された水平配線板とを備えたものである。

(作 用)

本発明においては、ベース配線板のみならず垂直配線板および水平配線板に多数の電子回路部品を実装することができる。

(実施例)

以下、本発明の構成等を図に示す実施例によって詳細に説明する。

第1図(a)および(b)は本発明に係る高密度パッケージを示す斜視図とそのb-b線断面図である。

記両配線板14、17を結合する保持金具で、前記コネクタ18(バー21)に対して装着されている。なお、図中符号24および25はサブストレータ(垂直配線板14、水平配線板17)に形成されたプリントパターンである。

このように構成された高密度パッケージにおいては、ベース配線板11のみならず垂直配線板14および水平配線板17に多数の電子回路部品12、19を実装することができる。すなわち、これら電子回路部品12、19をベース配線板11に対して3次元配置することができるのである。

なお、本実施例においては、2個の垂直配線板14に対して1個の水平配線板17を保持する場合を示したが、本発明はこれに限定されるものではなく、第2図に示すように複数の水平配線板17を保持することにより一層高密度実装化を図ることができる。

また、本実施例においては、各配線板14、17の片面側に電子回路部品19(一方のみ図示)を実装する例を示したが、本発明は両面側に実装すれば

同図において、符号11で示すものは多層構造をもつベース配線板で、表裏面側に多数の電子回路部品12と入出力用ピン13が設けられている。14は電子回路部品(図示せず)を搭載可能なスペースを有する複数の垂直配線板で、前記ベース配線板11に対し固定接続体15を介して実装され、かつ水平方向に間隔をもって立設されており、各側縁には同一の方向に開口するスリット16が形成されている。17はその一部が前記スリット16に臨む水平配線板で、前記垂直配線板14に対して保持され、かつコネクタ18によって接続されており、一方面側には多数の電子回路部品19が設けられている。この水平配線板17と前記垂直配線板14を接続するコネクタ18は、両配線板14、17を接続するフィルムパターンからなる導電体20と、この導電体20を両配線板14、17に圧接する圧接用のバー21と、このバー21と導電体20との間に介在するエラストック絶縁体22とによって構成されている。また、前記固定接続体15にはメタライズパターンが形成されたフィルム接続体によって構成されている。23は前

さらに高密度実装化を実現することができる。

また、本実施例においては、2個の垂直配線板14を使用する例を示したが、本発明は垂直配線板14を増加すればベース配線板11との電気的パスを最短化することができる。

さらに、本発明においては、固定接続体15のみならずコネクタ18を例えばメタライズパターンを有するフィルム接続体によって構成することによりインピーダンス整合が可能となり、高速信号伝送化を実現することができる。

因に、本発明における高密度パッケージを組み立てるには、ベース配線板11に対して垂直配線板14を実装し、次にこの垂直配線板14に水平配線板17を実装した後、コネクタ18によって各配線板14、17を互いに接続してから、このコネクタ18に保持金具23を装着することにより行う。

(発明の効果)

以上説明したように本発明によれば、表裏面側にピンと電子回路部品を有するベース配線板と、このベース配線板に実装されかつ水平方向に間隔

をもって立設されその各側縁に同一方向に開口するスリットを有する複数の垂直配線板と、これら垂直配線板にスリットに一部が臨むように保持されかつコネクタによって接続された水平配線板とを備えたので、ベース配線板に対して電子回路部品を3次元配置することができ、近年における電子回路の高集積化に伴う電子回路部品の高密度実装化に応じることができる。

4. 図面の簡単な説明


第1図(a)および(b)は本発明に係る高密度パッケージを示す斜視図とそのb-b線断面図、第2図は同じく本発明における応用例を示す正面図、第3図は従来的高密度パッケージを示す正面図である。

11・・・ベース配線板、12・・・入出力用ピン、13・・・電子回路部品、14・・・垂直配線板、16・・・スリット、17・・・水平配線板、18・・・コネクタ。


特許出願人 日本電気株式会社

代理人 山川 政 樹 (ほか2名)

第1図



第2図



第3図

